IC/元器件
|
代理商/专卖店
|
采购信息
|
终端厂商
|
资讯/资料
)))
晶圆代工龙头台积电，日前在美国加州圣荷西所举行的年度技术研讨会上，除了宣布将推出晶圆堆叠（WoW）的生产技术，以及多项新型IC晶圆封装技术之外，也在先进制程的进展上说明各项发展。其中包括7纳米（7FF）制程将在2018年量产，而将用EUV及紫外光技术的7纳米强化版（7FF+）也将在2019年初量产。甚至，更先进的5纳米（5FF）制程也将在2020年正式生产，而该制成节点也将会是台积电第2个采用EUV技术的制程节点。
根据台积电的说法指出，2018年量产的7纳米制程，在年底前有50个以上的设计定案(tap out)，其中包含了CPU、GPU、AI加速芯片、加密货币ASIC芯片、网络芯片、游戏机芯片、5G通讯芯片、以及车用IC等等产品。而7纳米制程与两世代之前的16纳米（16FF+）制程相较，能提供30%的效能提升，降低65%耗能，闸极密度则能提高70%以上。
至于，将制程提升到采用EUV技术的7纳米强化版（7FF+）制程节点时，则能将闸极密度再提升20%、功耗再降10%，不过，在效能上显然没有完全的提升。原因是这新节点制程还不是完全的步骤，而且这些进展都还需要使用新的标准单元(standard cells)来完成。目前，台积电已经将7纳米强化版节点基础IP进行硅验证。但是，其中的部分关键功能区块还是要等到2018年底，或是到2019年初才能达到完成阶段，包括28-112G serdes、嵌入式FPGA、HBM2与DDR 5介面。
而在到更先进的5纳米制程节点部分，台积电表示，预计将在2019上半年展开风险试产，并且以手机与高性能运算芯片应用为主要对象。台积电进一步强调，相较于不采用EUV技术的7纳米制程来说，5纳米制程的闸极密度号称可提高达1.8倍，功耗预期降低20%、效能则是约增加15%。而未来如果采用极低阈值电压(ELTV)技术，在效能提升方面有可能达到25%的水准。不过，当前台积电并未提供ELTV技术的细节。
而就以上台积电的说明可以看出，台积电在接下来的先进制程接点上，包括7纳米加强版及5纳米制程都将导入EUV技术，才有可能达到产品的品质与生产目标。因此，在台积电投资超过新台币7,000亿元于南科设立的晶圆18厂厂区中，将会大量的导入EUV设备。不过，对此台积电也坦承，目前他们的EUV光源的平均每日功率水准仅为145W，不足以用于商业用途。而藉由某些工具的辅助，可使得EUV的功率提升至250W，而台积电的目标则是在2019年能将EUV的功率提升到能进行大量生产的300W水准。
